(旧ネットワーク構成学講座 情報システム基礎学研究室)

岡山大学 工学部 電気通信系学科

依存性グラフ(DG)を用いた非同期式回路の設計

近年のディジタル回路設計においては,クロック信号を用いた同期式回路による設計が主流となっている。その一方で,半導体微細化技術の進歩に伴う配線遅延の深刻化,消費電力の増大が問題となっている。 これに対する解決策の1つとして,非同期式回路による設計が挙げられる。本研究室では,種々ある手法のうち,制御フローグラフの一種である依存性グラフ(DG)を用いた手法の研究を行っている。

Asynchronous circuit design using Dependency Graph(DG)

In recent digital circuit design, the mainstream is synchronous circuit design, the design using global clock. On the other hand, there are some problems; wiring delay is becoming more serious along with the advance of micro miniaturizing technology of semiconductor; power consumption is increasing. One of the solutions for these problems is asynchronous circuit design. At our laboratory, we do research on design technique using dependency graph(DG), a kind of control flow graph.

トップページへ


since 2008.7.2

このページに関して追記・訂正等の依頼はこちらまでお願いします.