(旧ネットワーク構成学講座 情報システム基礎学研究室)

岡山大学 工学部 電気通信系学科

FPGA実装されたAES暗号化回路へのCPA対策回路の設計・評価

近年,危険視されているサイドチャネル攻撃の中でも消費電力を用いた攻撃の1つである相関電力解析(CPA)に対するハードウェア上における対策方法の研究を行っている.集積回路の1つであるFPGA上にAES暗号化回路とそれに対するCPA対策回路を実装し,WDDL方式などの対策回路とCPA耐性,回路規模などを比較し,単位面積あたりにおける対策効果の評価・検討を行っている.

Study on CPA tolerance to AES encryption circuit implemented on FPGA

In recently, SCA(Side-Channel Attacks) are considered dangerous. We do research on countermeasures on hardware against CPA(Correlation Power Analysis) which is one of SCA. We implement AES encryption circuit and countermeasures circuit on FPGA. And compare the circuit scale with the WDDL method etc. and evaluate and examine the countermeasure effect in the area.

トップページへ


since 2008.7.2

このページに関して追記・訂正等の依頼はこちらまでお願いします.